HDL.Works.IO.Checker.v2.3.R1.for.Windows
HDL.Works.IO.Checker.v2.3.R1.for.Windows 1CD
HDL.Works.IO.Checker.v2.1.R1 1CD
它允许工具来验证匹配的群体虽然单个信号仍然可以有所不同。这些规则可以自动生成由设计师微调。自动化的方法往往会匹配所有器件引脚的80％至90％。
检查的IO的灵活性，允许它在任何设计流程中使用，不需要任何的设计方法。在与排序的问题的看法相结合的规则发生器，使工程师能够验证在半小时内1000 +引脚设备。
IO检查使用规则（基于正则表达式）在FPGA和PCB设计环境相匹配的信号名称。
公众号
小程序
在线客服
